臺(tái)積電、三星等龍企業(yè)的3nm制程一覽，3nm制程有望帶動(dòng)芯片產(chǎn)業(yè)

摩爾定律效應(yīng)越來越弱，這在即將到來的3nm制程上體現(xiàn)得更加凸出。7nm還可以不依賴于EUV光刻機(jī)，但這在5nm時(shí)代已經(jīng)不成立，EUV作用無可替代，而5nm又似乎是7nm向3nm過渡過程中得一個(gè)“緩沖”地帶，真正達(dá)到3nm的時(shí)代，由于工藝復(fù)雜度的大幅提升，以及相關(guān)材料、連接等配套技術(shù)的不成熟，使得3nm產(chǎn)業(yè)鏈上的各個(gè)環(huán)節(jié)都顯得力不從心，特別是芯片制造和封測(cè)環(huán)節(jié)，代表企業(yè)自然是臺(tái)積電和三星，前進(jìn)道路較之7nm和5nm時(shí)代，難度陡增。

臺(tái)積電也“畏懼”3nm的高成本

臺(tái)積電3nm制程仍延用FinFET晶體管架構(gòu)，其主要優(yōu)勢(shì)在于可充分發(fā)揮EUV技術(shù)優(yōu)異的光學(xué)能力，以及符合預(yù)期的良率表現(xiàn)，減少光罩缺陷及制程堆棧誤差，并降低整體成本。相較于三星3nm制程使用的GAA（Gate-All-Around）技術(shù)，臺(tái)積電依然處于優(yōu)勢(shì)地位。

不過，要實(shí)現(xiàn)3nm制程量產(chǎn)，臺(tái)積電還需要克服一系列困難。

3nm制程面臨芯片設(shè)計(jì)復(fù)雜度以及晶圓代工成本飆升等問題，還有EUV光刻機(jī)采購成本創(chuàng)新高，產(chǎn)出吞吐量提升速度放緩，推升3nm晶圓代工報(bào)價(jià)恐達(dá)3萬美元。

近期，有消息傳出，蘋果可能考慮到成本關(guān)系，推遲手機(jī)芯片采用3nm制程，不過這一消息并未得到證實(shí)。實(shí)際上，為了改善成本，臺(tái)積電專門制定了EUV改善計(jì)劃，并改良EUV光刻機(jī)設(shè)計(jì)，以及導(dǎo)入先進(jìn)封裝，以求更多客戶愿意采用3nm制程。

EUV設(shè)備耗電量是DUV的10倍。臺(tái)積電通過設(shè)備程序修正，將EUV光脈沖能量優(yōu)化，并重新設(shè)計(jì)反射結(jié)構(gòu)，有效提了3%反射率。臺(tái)積電還分析二氧化碳雷射系統(tǒng)放大器的運(yùn)轉(zhuǎn)數(shù)據(jù)，采用變動(dòng)頻率取代固定頻率的方式，提升了EUV設(shè)備5%的能源使用效率。這些工作主要就是針對(duì)3nm制程的。

另外，臺(tái)積電有望啟動(dòng)EUV持續(xù)改善計(jì)劃（CIP），目的是增加芯片尺寸的同時(shí)，減少EUV光罩使用道數(shù)。以ASML今年推出的NXE：3600D為例，其價(jià)格高達(dá)1.4～1.5億美元，每小時(shí)可處理160片12英寸晶圓，4nm制程上，EUV光罩大約在14層之內(nèi)，而3nm制程將達(dá)到25層，導(dǎo)致成本暴增。

通過CIP，有望將光罩降至20層，雖然芯片尺寸將略為增加，但是有助于降低生產(chǎn)成本與晶圓代工報(bào)價(jià)。

除了制造，3nm芯片封裝也是一大挑戰(zhàn)，屆時(shí)，3D封裝技術(shù)將全面導(dǎo)入量產(chǎn)，同時(shí)，隨著3nm制程技術(shù)和成本的增加，Chiplet堆疊和封裝技術(shù)也將大面積鋪開。這些都使得臺(tái)積電需要投入更多的資源和精力。

正是因?yàn)榇嬖谶@樣的狀況和趨勢(shì)，需要更多的合作。近期，有臺(tái)灣地區(qū)媒體報(bào)道，臺(tái)積電已將2.5D封裝技術(shù)CoWoS（Chip On Wafer On Substrate）業(yè)務(wù)的部分流程（On Substrate，簡稱oS）外包給了OSAT廠商，主要集中在小批量定制產(chǎn)品方面。而類似的合作模式預(yù)計(jì)將在未來的3D IC封裝中繼續(xù)存在。CoWoS技術(shù)先將芯片通過Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把CoW芯片與基板連接（oS）。

臺(tái)積電擁有高度自動(dòng)化的晶圓級(jí)封裝技術(shù)，而oS流程無法實(shí)現(xiàn)自動(dòng)化的部分較多，需要更多人力，而日月光（ASE）、硅品、安靠（Amkor）等頂尖OSAT廠商在oS流程處理方面的經(jīng)驗(yàn)更多。

在封裝業(yè)務(wù)方面，臺(tái)積電最賺錢的是晶圓級(jí)SiP技術(shù)，如CoW和WoW，其次是FOWLP和InFO，而oS的利潤最低。由于Chiplet需求顯著增長，預(yù)計(jì)臺(tái)積電會(huì)將更多的低利潤封裝業(yè)務(wù)交給OSAT。

三星押寶新架構(gòu)

與臺(tái)積電延續(xù)使用FinFET晶體管架構(gòu)不同，三星的3nm制程將進(jìn)入GAA時(shí)代，這也是芯片制造史上首次采用該架構(gòu)，也算是一個(gè)里程碑了。GAA架構(gòu)的優(yōu)勢(shì)在于可以擴(kuò)展驅(qū)動(dòng)處理器和組件的能力，使其具有更高的性能和更低的功耗。

三星的先進(jìn)制程時(shí)間表顯示，本來2021年就要投產(chǎn)3nm制程，但要全面轉(zhuǎn)移至最新技術(shù)難度相當(dāng)高，2022年上半年才會(huì)推出3nm制程，臺(tái)積電3nm制程將在同年下半年推出。但具體量產(chǎn)時(shí)間和良率情況，還要等到出貨后才能見分曉。

三星強(qiáng)調(diào)，與5nm制程相比，其首顆3nm制程GAA技術(shù)芯片面積將縮小35%，性能提高30%或功耗降低50%。三星也表示3nm制程良率正在逼近4nm，預(yù)計(jì)2022年推出第一代3nm 3GAE技術(shù)，2023年推出新一代3nm 3GAP技術(shù)。

要想實(shí)現(xiàn)以上目標(biāo)，三星還需要客服不少技術(shù)難題。有業(yè)內(nèi)人士表示，目前，三星的3nm GAA工藝依然面臨著漏電等關(guān)鍵技術(shù)問題，性能和成本方面可能也存在一些問題，或許將依然不敵臺(tái)積電3nm FinFET工藝。

在封裝方面，三星也面臨著與臺(tái)積電類似的挑戰(zhàn)，那就是3nm封裝需要投入更多的資源和精力，也需要有合作伙伴提供支持。11月11日，三星宣布，已開發(fā)出混合基板立方體(H-Cube)技術(shù)，這是其最新的2.5D封裝解決方案，專門用于需要高性能和大面積的高性能計(jì)算、人工智能、數(shù)據(jù)中心和網(wǎng)絡(luò)芯片。而H-Cube技術(shù)和該公司與三星電機(jī)(SEMCO)和Amkor Technology聯(lián)合開發(fā)的。

隨著一個(gè)封裝中的芯片數(shù)量和尺寸的增加或需要高帶寬通信，大面積封裝變得越來越重要。對(duì)于包括中介層在內(nèi)的Die的附著和連接，細(xì)間距基板是必不可少的，但隨著尺寸的增加，價(jià)格會(huì)顯著上漲。H-Cube技術(shù)采用混合基板與能夠進(jìn)行精細(xì)凸塊連接的細(xì)間距基板和高密度互連(HDI)基板相結(jié)合，以實(shí)現(xiàn)大尺寸的2.5D封裝。

當(dāng)集成六個(gè)或更多HBM時(shí)，大面積基板的制造難度迅速增加，導(dǎo)致效率下降。三星通過應(yīng)用混合基板結(jié)構(gòu)解決了這個(gè)問題，其中易于大面積實(shí)施的HDI基板重疊在高端細(xì)間距基板下。通過將連接芯片和基板的焊球間距比傳統(tǒng)焊球間距減少35%，可以將細(xì)間距基板的尺寸最小化，同時(shí)在細(xì)間距基板下增加HDI基板。

AMD轉(zhuǎn)單傳聞

近些年，隨著AMD業(yè)務(wù)的風(fēng)生水起，其對(duì)先進(jìn)制程的需求量快速提升，在7nm和5nm方面，AMD已經(jīng)成為臺(tái)積電的第二大客戶。不出意外的話，該公司的下一代Zen 5架構(gòu)霄龍（EPYC）Turin處理器，也將采用臺(tái)積電的3nm制程。

然而，自從三星宣布了3nm制程工藝計(jì)劃后，市場(chǎng)不斷傳出高通和AMD愿意采用，除了三星可以提供從設(shè)計(jì)到生產(chǎn)的全 套服務(wù)配合外，其代工報(bào)價(jià)相對(duì)低廉絕對(duì)是讓高通和AMD心動(dòng)的原因，這點(diǎn)在英偉達(dá)與三星在8nm工藝的合作上就有很好的體現(xiàn)。

雖然AMD一直將臺(tái)積電作為主要代工廠，但一直希望有第二家晶圓代工廠能有所分擔(dān)，特別是英特爾現(xiàn)在也選擇了臺(tái)積電進(jìn)行代工。由于AMD不可能與進(jìn)入晶圓代工市場(chǎng)的英特爾合作，三星也就成為唯一候選。據(jù)了解，AMD或許會(huì)選擇三星生產(chǎn)GPU和非主力平臺(tái)的CPU，不過仍要視乎三星3nm工藝的技術(shù)和良品率而定。

而且，最近幾年，AMD與三星一直在GPU技術(shù)方面保持著合作關(guān)系。2019年，三星與AMD宣布達(dá)成多年戰(zhàn)略合作關(guān)系，三星獲得AMD的GPU IP授權(quán)，允許三星在與AMD不發(fā)生競爭關(guān)系的領(lǐng)域使用其GPU IP，如說手機(jī)、平板電腦等。而三星得到的IP不會(huì)出現(xiàn)在PC平臺(tái)上。

在今年5月舉辦的2021 Computex臺(tái)北電腦展上，AMD公司CEO蘇姿豐宣布將把自家的RDNA 2架構(gòu)GPU帶到三星Exynos SoC上，代替原有的Mali GPU。

7月，有消息認(rèn)識(shí)爆料，三星即將推出代號(hào)為“Pamir（帕米爾）”的Exynos 2200處理器，基于4nm工藝制程打造，集成了AMD GPU。根據(jù)此前披露的信息，三星Exynos 2200將采用RDNA2圖形微架構(gòu)，這是PlayStation 5、Xbox Series X和AMD Radeon RX顯卡中使用的技術(shù)。不過，由于架構(gòu)和功耗的原因，三星Exynos與AMD GPU結(jié)合后的具體表現(xiàn)可能不會(huì)達(dá)到與游戲機(jī)和PC甚至筆記本電腦相同的水平，但它仍然可以使三星的Exynos在競爭中獲得優(yōu)勢(shì)。按照慣例，三星Galaxy S22系列預(yù)計(jì)會(huì)率先商用Exynos 2200處理器。

因此，基于近些年良好的合作關(guān)系，以及3nm制程難度和風(fēng)險(xiǎn)水平的提升，AMD有一家芯片代工備選廠商，也是合理的。具體情況如何，就看明年3nm的量產(chǎn)情況了。

Chiplet有望在3nm時(shí)代爆發(fā)

近些年，Chiplet的出現(xiàn)，就是因?yàn)?nm、5nm先進(jìn)制程的成本過高，使得多數(shù)廠商望而卻步，為了讓先進(jìn)制程不斷普及，讓更多廠商受惠的同時(shí)，能較好地控制成本，采用將不同制程的多個(gè)Die封裝在一起的Chiplet技術(shù)受到了越來越多的關(guān)注。

不過，目前已經(jīng)量產(chǎn)的最先進(jìn)制程是5nm，此時(shí)的Chiplet技術(shù)還處于起步階段，實(shí)際采用的廠商和芯片相對(duì)較少。但隨著3nm量產(chǎn)時(shí)代的到來，基于以上提到的3nm制程難度的大幅提升，Chiplet有望迎來快速增長期。這一點(diǎn)在剛剛發(fā)布的ISSCC 2022入選論文就可見一斑。與前兩年處于試水階段的“冷清”狀況相比，今年的Chiplet論文爆發(fā)了，特別是今年兩大CPU廠基于Chiplet的旗艦產(chǎn)品：英特爾的Ponte Vecchio和AMD的3D-V Cache(Zen3)。特別值得關(guān)注的是，這兩款芯片都實(shí)現(xiàn)了真正意義上的3D封裝，從維度上超越了2.5D的CoWoS和Fanout封裝技術(shù)（采用硅inerposer或者RDL外沿層技術(shù)實(shí)現(xiàn)多層平面互連）。通過3D堆疊，互連維度由線上升到面，從水平長距離到垂直短距離，從更高維度地去挑戰(zhàn)馮諾依瓶頸。在實(shí)測(cè)數(shù)據(jù)中，AMD的3D芯片效率較傳統(tǒng)monolithic可以實(shí)現(xiàn)幾乎一代的工藝紅利。也讓Chiplet集成芯片成為了除了尺寸微縮外，一條完整的新路徑。

實(shí)現(xiàn)Chiplet的三項(xiàng)關(guān)鍵技術(shù)是多個(gè)Die的互聯(lián)總線、高速接口和3D封裝。在這方面，AMD是先行者，也是最大的受益者，該公司近幾年在服務(wù)器CPU市場(chǎng)上的提升速度較之以前大幅提升，成功的關(guān)鍵點(diǎn)就是Chiplet，特別是其相應(yīng)的總線和封裝工藝，功不可沒。

在即將到來的3nm時(shí)代，Chiplet更加重要，也有望實(shí)現(xiàn)爆發(fā)式增長。AMD也在不斷發(fā)展Chiplet的相關(guān)技術(shù)，今年6月，AMD就介紹過其3D垂直緩存技術(shù)，基于臺(tái)積電SoIC技術(shù)。隨著硅通孔（TSV）的增加，未來AMD會(huì)專注于更復(fù)雜的3D堆疊技術(shù)，比如核心堆疊核心，IP堆疊IP，甚至宏塊可以3D堆疊。最終硅通孔的間距會(huì)變得非常緊密，以至于模塊拆分、折疊甚至電路拆分都將成為可能，這會(huì)徹底改變今天對(duì)處理器的認(rèn)知。

英特爾同樣重視Chiplet的相關(guān)技術(shù)。11月中旬，英特爾首次對(duì)外展示了Meteor Lake測(cè)試芯片，讓業(yè)界第一次看到英特爾第14代酷睿系列處理器的模樣。

Meteor Lake采用了模塊化設(shè)計(jì)，至少會(huì)有三個(gè)不同的模塊，分別是計(jì)算模塊、SOC-LP模塊（負(fù)責(zé)I/O）和GPU模塊。這些模塊可以搭配不同制程節(jié)點(diǎn)的模塊進(jìn)行堆疊，再使用EMIB技術(shù)互聯(lián)。通過Foveros封裝技術(shù)，可以將重新設(shè)計(jì)、測(cè)試、流片等過程統(tǒng)統(tǒng)省略，直接將不同IP、不同工藝的各種成熟方案封裝在一起。英特爾也會(huì)在Meteor Lake首次采用自家的Intel 4制程工藝（約等于目前市場(chǎng)上已量產(chǎn)的7nm）。

據(jù)悉，Meteor Lake的GPU模塊最低配置96個(gè)EU，最高可配置192個(gè)EU，相比Alder Lake和Raptor Lake有大幅度提升。同時(shí)，其Xe-LP架構(gòu)也會(huì)由Gen 12.2改進(jìn)為Gen 12.7。據(jù)報(bào)道，Meteor Lake的GPU模塊還將采用臺(tái)積電的3nm工藝制造，SOC-LP模塊則采用臺(tái)積電的4nm或5nm工藝制造，剩下的計(jì)算模塊才是英特爾的Intel 4制程。這是典型的Chiplet架構(gòu)，3nm、4nm或5nm混合使用，兼顧性能和成本。

結(jié)語

綜上，3nm制程有望使工藝技術(shù)、芯片架構(gòu)、封裝和產(chǎn)業(yè)鏈上各環(huán)節(jié)廠商之間的關(guān)系發(fā)生明顯變化，從而帶動(dòng)芯片業(yè)進(jìn)入一個(gè)前所未有的發(fā)展階段。